아날로그회로및시스템연구실(박성민 교수)의 석사과정생 서보빈은 CMOS 공정을 이용한 저전력 LiDAR 수신기 연구 결과를 국제 SCIE 저널 Micromachines(Q2)에 게재하였다.

본 논문에서는 기존 TDC 기반 LiDAR 수신기의 회로 복잡도를 낮추기 위해 TVC(Time-to-Voltage Converter)와 5-bit SAR ADC를 결합한 구조를 제안하였다. 제안된 회로는 START와 STOP 신호 사이의 시간 간격을 TVC를 통해 전압으로 변환한 뒤, SAR ADC를 이용해 디지털 코드로 변환한다. TVC는 온칩 APD, CTLA, Schmitt Trigger, Time-Gating 회로, Ramp Generator, PDH 회로로 구성되며, 이를 통해 시간 정보를 효율적으로 전압 영역에서 처리할 수 있도록 설계되었다.

180-nm CMOS 공정으로 구현된 해당 수신기는 단일 1.8-V 전원에서 13 mW 저전력 동작을 달성하였으며, 7–32 ns의 시간 간격을 0.8 ns 해상도로 변환할 수 있다. 또한 전체 회로 면적은 417 × 356 µm²로 구현되어, 단거리 LiDAR 응용을 위한 저전력·저복잡도 CMOS 수신기 솔루션으로서 기술적 우수성을 입증하였다.